Главная
Новости
Строительство
Ремонт
Дизайн и интерьер




09.08.2022


09.08.2022


09.08.2022


08.08.2022


08.08.2022





Яндекс.Метрика





Триггер Шмитта на цифровых логических элементах

17.04.2022

Простейшая реализация триггера Шмитта на двух цифровых логических элементах «НЕ» работающих как два последовательно включённых аналоговых инвертирующих усилителей приведена на рисунке.

Имеет неинвертирующий D {displaystyle D} и инвертирующий D ¯ {displaystyle {overline {D}}} цифровые выходы.

Триггер работает следующим образом. Вначале пусть выход триггера D находится в состоянии «0», то есть на выходе низкий потенциал относительно «земли», предполагаем, что логика положительна и состоянию «1» соответствует высокий потенциал и напряжение входа вначале нулевое. При повышении входного напряжения его потенциал станет равным порогу переключения логического элемента, который здесь работает как одновходовый компаратор напряжения, при этом выходное напряжение первого по схеме логического элемента начнёт уменьшаться до порога переключения второго по схеме логического элемента. Это вызовет увеличение его выходного напряжения, что по цепи положительной обратной связи вызовет ещё большее увеличение потенциала входа первого логического элемента. В результате в схеме развивается лавинообразный регенеративный процесс завершающийся переходом выхода первого логического элемента в состояние логического «0», в второго — в состояние логической «1». Такое изменение состояния изменит потенциал входа первого элемента — то есть теперь порог переключения станет ниже исходного. Чтобы теперь перевести триггер в состояние логического нуля входное напряжение нужно снизить ниже нижнего порога. Переключение в состояние «0» аналогично описанному.

Для вычисления порогов приведённой схемы предположим, что выходное напряжения элемента «НЕ» в его состоянии логической «1» равно E o 1 {displaystyle E_{o1}} , а в состоянии логического «0» E o 0 {displaystyle E_{o0}} . Также пусть порог переключения логического элемента по входу равен E s {displaystyle E_{s}} . Входной ток логического элемента равен 0, что с хорошей точностью выполняется для логических элементов КМОП-серий.

В состоянии выхода логический «0» или «1» потенциал входа E i {displaystyle E_{i}} первого логического элемента находится как потенциал, снимаемый со средней точки резистивного делителя R i ,   R f {displaystyle R_{i}, R_{f}} в котором R i {displaystyle R_{i}} подключён к U i {displaystyle U_{i}} , а R f {displaystyle R_{f}} — к E o 0 {displaystyle E_{o0}} или к E o 1 {displaystyle E_{o1}} в зависимости от состояния триггера:

E i 0 = E o 0 + ( U i − E o 0 ) R f R i + R f {displaystyle E_{i0}=E_{o0}+(U_{i}-E_{o0}){frac {R_{f}}{R_{i}+R_{f}}}} при состоянии выхода триггера логический «0» и E i 1 = E o 1 + ( U i − E o 1 ) R f R i + R f {displaystyle E_{i1}=E_{o1}+(U_{i}-E_{o1}){frac {R_{f}}{R_{i}+R_{f}}}} при состоянии выхода триггера логическая «1».

Переключение триггера происходит при равенстве потенциала входа первого логического элемента его порогу переключения E s {displaystyle E_{s}} , то есть при E i = E s {displaystyle E_{i}=E_{s}} . Значения порогов находятся из решения этих уравнений относительно U i 0 {displaystyle U_{i0}} (верхний порог) и U i 1 {displaystyle U_{i1}} (нижний порог):

E s = E o 0 + ( U i 0 − E o 0 ) R f R i + R f , {displaystyle E_{s}=E_{o0}+(U_{i0}-E_{o0}){frac {R_{f}}{R_{i}+R_{f}}},} E s = E o 1 + ( U i 1 − E o 1 ) R f R i + R f . {displaystyle E_{s}=E_{o1}+(U_{i1}-E_{o1}){frac {R_{f}}{R_{i}+R_{f}}}.}

Решения этих уравнений относительно U i 0 {displaystyle U_{i0}} и U i 1 {displaystyle U_{i1}} :

U i 0 = E o 0 + ( E s − E o 0 ) R i + R f R f , {displaystyle U_{i0}=E_{o0}+(E_{s}-E_{o0}){frac {R_{i}+R_{f}}{R_{f}}},} U i 1 = E o 1 + ( E s − E o 1 ) R i + R f R f . {displaystyle U_{i1}=E_{o1}+(E_{s}-E_{o1}){frac {R_{i}+R_{f}}{R_{f}}}.}

Разность порогов, или ширина петли гистерезиса:

U i 0 − U i 1 = ( E o 1 − E o 0 ) R i R f . {displaystyle U_{i0}-U_{i1}=(E_{o1}-E_{o0}){frac {R_{i}}{R_{f}}}.} Пример.

Современные логические элементы КМОП-серий питают обычно от источника +5 В, а порог переключения элементов приблизительно равен половине напряжения питания — около 2,5 В. Для КПОП-логики E o 0 ≃ 0   V ;   E o 1 ≃ 5   V {displaystyle E_{o0}simeq 0 V; E_{o1}simeq 5 V} При равенстве R i = R f {displaystyle {R_{i}}={R_{f}}} верхний порог U i 0 ≃ 5   V {displaystyle U_{i0}simeq 5 V} а нижний U i 1 ≃ 0   V {displaystyle U_{i1}simeq 0 V} .

Время развития регенеративного процесса при переключении триггера ограничивается в основном временем перезаряда входной ёмкости C i {displaystyle C_{i}} первого элемента через резистивный делитель обратной связи и приближённо равно τ = r e ⋅ C i {displaystyle au =r_{e}cdot C_{i}} , где r e {displaystyle r_{e}} — импеданс резистивного делителя, r e = R i R f / ( R i + R f ) {displaystyle r_{e}=R_{i}R_{f}/(R_{i}+R_{f})} .

Скорость нарастания выходного сигнала или длительность фронта импульса не зависит от скорости нарастания входного сигнала и для данной технической реализации является величиной постоянной и зависит от быстродействия логических вентилей.

Использование цифрового логического элемента в качестве аналогового компаратора ухудшает точность, стабильность и воспроизводимость порогов переключения, так как собственный порог переключения логических элементов подвержен дрейфу от температуры и дрейфу от нестабильности источника питания.